Publications

Domestic Conferences

Domestic conference papers and presentations.

#45

패턴 다양성 향상을 위한 PRPG 및 Scan In Bit 기반 LBIST 구조

#44

적응형 스캔 그룹화를 활용한 저전력 스캔 테스트 기법

#43

암호화 하드웨어의 부채널 공격 대응을 위한 보안 LFSR 구조

#42

스위칭 활성도 기반 저전력 테스트 포인트 삽입 방법론

#41

메모리 수리 속도 향상을 위한 결함 분포 특성 기반 고속 멀티뱅크 RA 기법

#40

SoC 다중 클럭 IP 코어를 위한 패킷 기반 Scan Test 구조

#39

Post-Silicon 프로파일 기반 MPSoC 선제적 열 분산 라우팅 아키텍처

#38

HBM TSV 수리를 위한 신호별 타이밍 민감도 기반 가중치 매칭 알고리즘

#37

저전력 통신 SoC 스캔 테스트를 위한 Data Gating 기반 테스트 포인트 삽입 기법

#36

멀티뱅크 환경에서의 메모리 수리 속도 향상을 위한 Single Fault 기반 글로벌 스페어 정렬 기법

#35

ZQ Calibration 회로를 활용한 AP Top Socket의 컨택 저항 측정 방법

#34

고급언어 기반 메모리 테스트 패턴 알고리즘 명령어 변환 모듈

#33

Fault Coverage 향상을 위한 분할된 결정론적 시드 기반 LBIST 구조

#32

테스트 커버리지 향상을 위한 양자 게이트 기반 테스트 패턴 생성기의 FPGA 설계

#31

Systolic Array의 SEU 및 영구 결함 검출을 위한 실시간 자가테스트 구조

#30

방향성 비트 반전을 고려한 SEU 편향 기반 SDC 인식 마스킹 기법

#29

시스톨릭 어레이 기반 인공지능 가속기를 위한 부채널 공격 대응 및 고장 자가 수리 기술

#28

3차원 반도체의 개방 불량 조기 검출을 위한 테스트 기법

#27

TSV 수리 가능 여부 조기 판단이 가능한 인공지능 학습 모델 분석

#26

2D diagonal parity mapping 기반의 TSV 테스트 기법

#25

양산 환경을 고려한 병렬 테스트 기법

#24

CAN ID 오류 검출이 가능한 차량용 네트워크 신뢰성 향상 기법

#23

태양광에 의한 차량용 카메라 내구 열화 현상 연구 및 필드 고품 분석

#22

Cross-Parity 기반의 향상된 스캔 테스트 구조

#21

TFT-LED의 외부 보상 회로 기반 신뢰성 향상 기법

#20

비인가된 Microprobing 접근 검출이 가능한 초소형 보안 회로

#19

DC 파라미터 테스트의 병렬성 향상을 위한 Reconfigurable 테스트 인터페이스 구조

#18

병렬성 향상을 위한 테스트 핀 감소 기법

#17

3차원 반도체의 단일 셀 수리 구조에 적용 가능한 나선형 수리 알고리즘

#16

인공지능 기반 메모리 예비자원 분석 효율 예측 기법

#15

FIB 공격 검출이 가능한 복제 불가능 보안 회로

#14

웨이퍼 및 패키지 양산환경을 고려한 High Speed Test Access Port 기반의 Design-for-Testability 방법론

#13

하드웨어 오버헤드를 최소화한 block cipher 기반의 invasive 공격 검출회로

#12

메모리 테스트를 위한 Workload 기반의 BOST 시스템 구조

#11

BOST 시스템에서 출력 핀 수를 줄이기 위한 고장 데이터 압축 방법

#10

테스트 출력 압축이 가능한 TSV 기반 차세대 반도체 테스트 구조

#09

마치 알고리즘 테스트를 위한 Instruction 기반 메모리 BOST 시스템

#08

Tri-State 검출 회로를 이용한 TSV 기반 차세대 반도체 테스트 구조

#07

Instruction-based Built Off Self-Test (BOST)를 이용한 차세대 메모리 테스트 병렬성 향상 및 핀 감소 기법

#06

Instruction-based Built Off Self-Test Methodology for Memory Test

#05

TSV간 저항성 단락 불량 검출 모델링 및 분석

#04

양산 단계에서 요구되는 SPI ROM 버전 업데이트 자동화에 관한 연구

#03

캐패시터 응용회로에서 디바이스의 대기전류 측정을 위한 최적화된 대기시간과 디바이스 인터페이스 응용회로에 관한 연구

#02

A Study on Testing Method for Specified Transactions between the Device with Built-in SPI Port and the SPI Slave Device

#01

Source Synchronized Clock and Data Capture for Testing Jittered Device Data