#I04
국제출원특허 (International Application Patents)
#I03
병렬성 향상을 위한 테스트 핀 수 절감 장치 및 방법
#I02
SECURITY CIRCUIT FOR DETECTING PHYSICAL ATTACK ON SYSTEM SEMICONDUCTOR
#I01
고속 메모리에 대하여 선형 테스트를 수행하기 위한 자동화 테스트 기기 및 그 동작 방법
국내출원특허 (Domestic Application Patents)
#D25
테스트 인터페이스 인증용 세션 키 생성 장치
#D24
그래프 기반 스캔 체인 재배치 방법
#D23
연산 셀의 결함 감지 방법
#D22
선택적 구동이 가능한 테스트 포인트 회로
#D21
Systolic Array 처리 소자
#D20
SDC 출력 할당 방법
#D19
내장형 로직 자체 테스트 장치
#D18
ZQ 보정 회로를 활용한 컨택 저항 측정 장치
#D17
고신뢰성 인공지능 데이터 프로세싱 모듈
#D16
양산 환경에 적용가능한 테스트 병렬성 극대화 기법
#D15
메모리 테스트 패턴 생성을 위한 프로그래밍 Instruction Set Architecture
#D14
태양광 열화 가속 평가 장치 및 방법
#D13
차량용 자율주행 센서의 실차 기반 테스트 장치 및 보정 방법
#D12
마커(marker) 없이 햅틱(haptics)장치 상에 가상현실을 구현하는 전자 장치 및 그 동작 방법
#D11
병렬성 향상을 위한 테스트 핀 수 절감 장치 및 방법
#D10
시스템 온 칩을 위한 멀티-사이트 테스트 장치 및 방법
#D09
시스템 반도체에 대한 물리적 공격을 검출하기 위한 보안 회로
#D08
고속 메모리에 대하여 선형 테스트를 수행하기 위한 자동화 테스트 기기 및 그 동작 방법
#D07
침투 공격 검출이 가능한 초소형 온칩 보안 회로 장치 및 그 방법
#D06
메모리 반도체 최적의 예비자원 수 예측 방법 및 장치
#D05
집속 이온빔 공격 검출 방법 및 이를 위한 보안회로
#D04
침투 공격에 대해 검출 및 보호가 가능한 온칩 보안 회로
#D03
TSV 병렬 테스트 장치 및 방법
#D02
반도체 테스트 프로그램 디버깅과 관련된 테스트 항목들의 우선순위를 결정하기 위한 장치 및 방법
#D01